引言
索性再破例一下，成個系列也行。
內容組織
1.建立工程 2.插入及配置核 2.1運行Synthesize 2.2新建cdc文件 2.3 ILA核的配置 3. Implement and generate programming file 4.利用Analyzer觀察信號波形 4.1連接器件 4.2下載配置fpga 4.3載入信號端口名 4.4設置觸發信號 4.5運行并觀察信號波形 補充
- 建立工程ChipScope是配合Xilinx Ise使用的片內邏輯分析工具，使用的第一步是建立ise工程文件，詳細步驟可參考ise使用說明。如果已有建好的ise工程，可跳過此步驟，打開已有工程即可。建立工程時注意正確添加.v源文件和.ucf管腳配置文件。
-
插入及配置核 這里介紹的是ICON核和ILA核的使用方法。ILA核提供觸發和跟蹤功能，根據用戶設置的觸發條件捕獲數據；然后在ICON的控制下，通過邊界掃描口將數據上傳到PC；最后在Analyzer中顯示出信號波形。
2.1 運行Ise的Synthesize 單擊選中sources欄中的頂層源文件，右鍵點擊processs欄中的Synthesize，點擊Run，進行代碼綜合。
2.2 新建cdc文件 右鍵單擊sources欄中頂層源文件，點擊new source，選擇chipscope definition and connection file，設好文件名及文件路徑，勾選add to project，然后一直點next完成建立。
2.3 核的配置 雙擊sources欄中的剛剛建立的cdc文件，啟動core inserter。點擊兩次next，進入ILA的設置界面，首先是trigger parameters界面。
彈出netlist changed的提示框，點選ok刷新網表。通過number of input trigger ports可設置要觀察波形的組數，通過trigger width可設置每組觀察的信號的數目。
點擊next進入capture parameters界面。通過data depth可設置信號采集的時鐘周期數，采集數目越多，觀察信號的時間越長。點擊next進入net connections界面。可以看到net connections端口列表顯示紅色字體，表示端口沒有完全連接；當全部端口都與具體信號連接時，字體變為黑色。 雙擊clock ports打開select net對話框。首先連接時鐘信號，在右邊net selections框中點clock signals，選擇時鐘的信道CH0，在左下方的信號列表中找到時鐘信號，單擊選中，然后單擊右下方make connections按鈕，完成clk信號的連接。
在右邊net selections框中點trigger/data signals，用同樣的方法連接所有想要觀察的信號。如果之前設置觀察多組信號，可點擊右下方TP0/TP1切換信號組。連接完成后點擊下方OK退出select net對話框，然后點擊return to project navigator退出core inserter，并保存設置。 -
Implement和Generate Programming File 單擊選中sources框中頂層源文件，運行processes框中的Implement。注意，如果Implement過程中報錯端口連接不完全，應返回ILA配置檢查端口是否全部連接。 右鍵單擊Generate Programming File，點擊properties，在startup options中將start-up clock設為JTAG clock，點擊ok。 運行Generate Programming File，生成.bit文件。
-
利用Analyzer觀察信號波形 運行process框中的analyze design using chipscope，進入chipscope pro analyzer。 4.1 連接器件 單擊左上角file下面的圖標，連接到器件，彈出對話框選ok。
4.2 下載配置fpga 右鍵點擊my device1（即fpga芯片），單擊configure，彈出對話框，點select new file，選擇之前生成的.bit文件，點擊ok，之后程序將把design下載到fpga。
4.3 載入信號端口名 單擊file->import，點擊select new file選中cdc文件，然后點擊ok。此時可以看到端口列表中的端口名稱都變成了對應的信號名稱。
4.4 設置觸發信號 雙擊trigger setup打開觸發信號設置框，在value欄中可設置開始信號采集的觸發信號值，其中每一位對應一個端口，按照端口順序排列。例如圖中設置為端口0（cle）為1，并且端口7（clk）為0時開始采集信號。X表示任意值。
4.5 運行并觀察波形 單擊左上角三角形按鈕啟動fpga電路，當各端口信號滿足設置的觸發信號時，程序開始采集信號，并在waveform中顯示采集到的信號。可通過左上角的一系列控制按鈕調節波形顯示。
補充：1、 當對源文件進行過修改后需重新運行Synthesize、Implement、Generate programming file，生成.bit文件，并在chipscope analyzer中通過configure重新加載.bit文件。
