芯片設(shè)計(jì)流程概覽
芯片分為設(shè)計(jì)與制造兩個(gè)環(huán)節(jié)
image.png
設(shè)計(jì)流程步驟
- 定目標(biāo)
確定IC目的、效能，大方向；確認(rèn)符合相關(guān)規(guī)范，與市場(chǎng)其他產(chǎn)品相容；確定實(shí)作方法，分配功能單元，確認(rèn)單元連接方法
硬體描述語(yǔ)言（HDL），如Verilog、VHDL 用于表達(dá)硬體的功能 - 畫平面設(shè)計(jì)藍(lán)圖
將HDL code放入EDA工具，轉(zhuǎn)換為邏輯電路，迭代修改
合成玩的程式碼放入另一套EDA工具，電路布局與燒線（place and route）形成電路圖，不同顏色不同光罩 - 層層光罩
光罩有多層，不同層不同任務(wù)
晶圓是什么？
晶圓（wafer），相當(dāng)于芯片的“地基”，提到晶圓一般會(huì)提到尺寸如8寸或12寸，尺寸是硅晶圓的單位
單晶（monocrystalline）具有原子一個(gè)個(gè)緊密排列的特性，可以形成平整的原子表層，使用單晶做晶圓，可以使后續(xù)添加的原則和基板結(jié)合更固定
制造單晶的晶圓
- 純化
冶金級(jí)純化，加入碳，將氧化硅轉(zhuǎn)為98%以上純度的硅
西門子制程純化（siemens process）獲取高純度高晶硅 - 拉晶
拉晶，將多晶硅融化，形成液態(tài)硅，單晶硅種（seed）和液體表面接觸，變旋轉(zhuǎn)變緩慢向上拉起 -
切片
以鉆石刀將硅晶柱橫向切成一片片的硅晶圓
image.png
層層堆疊打造芯片
IC芯片3D剖面圖
image.png
底部是晶圓，紅色（一樓）相對(duì)其他層較復(fù)雜，是IC中最重要的部分，多種邏輯閘組合一起
黃色（一般樓層），需要多層是因?yàn)閱未螣o(wú)法容納所有電路，所以需要堆疊
分層施工，逐層架構(gòu)
上面介紹IC的構(gòu)造，這部分看如何只做
- 金屬濺鍍
將要使用的金屬材料均勻?yàn)⒃诰A片上，形成薄膜 - 涂布光阻
將光阻材料放到晶圓片，透過光罩，光束打在不要的部分，破壞光阻材料結(jié)構(gòu)；后使用化學(xué)藥劑洗掉被破壞的材料 - 蝕刻技術(shù)
將沒有受光阻保護(hù)的硅晶圓，以離子束蝕刻 - 光阻去除
用光阻液把剩下的光阻溶解掉
納米制程是什么？
- 納米制程指芯片中，線最小可以做到的尺寸
- 納米制程用于縮小電晶體，一個(gè)IC塞入更多電晶體、增加運(yùn)算效率、減少體積降低耗電量（電流更短路徑從drain端到source端）、滿足輕薄化需求
- 但不能無(wú)限制縮小，20納米左右，電晶體會(huì)漏電（量子物理），引入FinFET（Tri-Gate）技術(shù)，可以減少漏電現(xiàn)象；10納米下一條線只有不到100顆原子，制作困難，且原子有缺陷（如掉出或有雜質(zhì)）對(duì)良率影響較大
封裝是什么？
IC芯片的外殼，芯片尺寸微小，需要一個(gè)大尺寸的外殼做保護(hù)和安裝
image.png
封裝方式
- DIP（Dual Inline Package）
早期方式，塑料外殼，雙排接腳下，成本低散熱差 -
BGA（ball Grid array）
體積小，可容納更多金屬接腳
image.png - SoC（System On chip）
將不同功能的IC整合到一個(gè)芯片中，可縮小體體積、縮短不同IC間距，提升芯片計(jì)算速度；各IC方一起，先設(shè)計(jì)，制作成一張光罩
需要各廠商的IP授權(quán)才能把設(shè)計(jì)好的元件放到SoC中，IC間要有技術(shù)配合避免相互間的干擾
成本高，技術(shù)難度大 - SiP（System in Packet）
購(gòu)買各家IC最后一次封裝IC；無(wú)IP授權(quán)，減少設(shè)計(jì)成本；獨(dú)立IC，彼此干擾大幅下降，如apple watch
行業(yè)廠商
IC設(shè)計(jì)公司
intel、高通、博通、英偉達(dá)、美滿、賽靈思、Altera、聯(lián)發(fā)科、海思、展訊、華大半導(dǎo)體等
晶圓代工廠
中芯科技、三星、SK海力士、華潤(rùn)微電子、華虹宏力、英特爾、臺(tái)積電、華力微電子、西安微電子、和艦科技、聯(lián)電、力晶等
封測(cè)廠商
安靠、長(zhǎng)安科技、通富微電、日月光、力成、南茂等
