沙漏滴盡，人事未定，心上有秋，窗外落雨。
發(fā)簡(jiǎn)信
IP屬地：北京
-
三省
內(nèi)心對(duì)于工科的想法其實(shí)是很確定的，不過(guò)我一直都在逃避。學(xué)了這么久還是沒(méi)有入門，不僅是項(xiàng)目少的鍋，更是興趣不在此的問(wèn)題。我的興趣在哪里？與其說(shuō)是興趣，更多的是自己的懶惰，寄生蟲(chóng)...
-
@江米條二號(hào) 看不懂就對(duì)了
夏陰記1
生活假如像牛奶一樣順滑，也就不會(huì)在這里在那里尋找心靈感想和升華。 近期群里看到很多關(guān)于編制的問(wèn)題，實(shí)在忍不住就寫了一個(gè)魚目混珠的玩意兒，來(lái)嘲諷一下，不過(guò)貌似都看不懂就放心了，...
-
夏陰記1
生活假如像牛奶一樣順滑，也就不會(huì)在這里在那里尋找心靈感想和升華。 近期群里看到很多關(guān)于編制的問(wèn)題，實(shí)在忍不住就寫了一個(gè)魚目混珠的玩意兒，來(lái)嘲諷一下，不過(guò)貌似都看不懂就放心了，...
-
然而程序太多，寫起來(lái)太麻煩了
Verilog HDL語(yǔ)法總結(jié)
module是Verilog HDL基本概念，是以module開(kāi)始，以endmodule結(jié)束的一段程序，其代表的是硬件電路上的各類邏輯實(shí)體。module之間是并行運(yùn)行的，系統(tǒng)...
-
概率
腦中有些粗糙的想法，有時(shí)會(huì)困擾我的行動(dòng)，其實(shí)僅僅從概率的角度考慮，就能發(fā)現(xiàn)這種想法是多么愚蠢，必須趕快摒棄。 1.XXX有用嗎？ 如果有人問(wèn)出“XXX有用嗎？”，大多數(shù)情況下...
-
Verilog HDL語(yǔ)法總結(jié)
module是Verilog HDL基本概念，是以module開(kāi)始，以endmodule結(jié)束的一段程序，其代表的是硬件電路上的各類邏輯實(shí)體。module之間是并行運(yùn)行的，系統(tǒng)...
-
微信公眾號(hào)模板消息開(kāi)發(fā)
前言 微信公眾號(hào)模板消息是公眾號(hào)向用戶定向發(fā)送消息的途徑，只需要申請(qǐng)發(fā)送模板消息權(quán)限，擁有用戶的OPENID即可實(shí)現(xiàn)該功能。基本步驟分為3部分：添加模板消息、組織Json數(shù)據(jù)...
-
隨筆213
2月13日，好日子。明天會(huì)去一個(gè)新的地方，從新的起點(diǎn)開(kāi)始，之前所有的內(nèi)容要全部清空，學(xué)到的東西全部棄之不用。從文職崗變?yōu)榧夹g(shù)活兒，偷懶偷慣了，需要一定時(shí)間才能改過(guò)來(lái)，回到樸素...
