【VGA】

基于FPGA的VGA驅動顯示

一、原理:

掃描時序

一個完整行的掃描周期由a、b、c、d四個部分組成,a(行同步)代表進行行掃描地址的復位,b(行消隱后肩)代表掃描地址轉移后的穩(wěn)定等待期,c(行顯示時期)代表行顯示期,此時數(shù)據(jù)正常輸出,d(行消隱前肩)代表掃描地址轉移的準備。場掃描與行掃描時序是類似的,但場掃描周期是以行掃描周期為單位的。比如以640*480@60Hz為例,640*480為屏幕每行有640個像素點,每列有480個像素點,60Hz為每秒屏幕刷新60次。根據(jù)行場刷新頻率表。

( VGA R、G、B接受0-1.47模擬信號,本次只需要bit為即高低信號)

最后編輯于
?著作權歸作者所有,轉載或內容合作請聯(lián)系作者
平臺聲明:文章內容(如有圖片或視頻亦包括在內)由作者上傳并發(fā)布,文章內容僅代表作者本人觀點,簡書系信息發(fā)布平臺,僅提供信息存儲服務。

推薦閱讀更多精彩內容